非破壞性SiC缺陷檢測系統
JadeSiC-NK是一款專為SiC基板設計的非破壞性缺陷檢測系統，為傳統的KOH蝕刻檢測提供一個高效的替代方案。此系統首創非破壞性缺陷掃描檢測技術，能直接呈現基板內的致命性晶體缺陷分佈，從而有效掌控基板品質並顯著降低直接及間接成本。
PRODUCT DESCRIPTION
產品介紹
PRODUCT DESCRIPTION
半導體設備廠蔚華科（3055）2023年推出新產品JadeSiC-NK非破壞性缺陷檢測系統
JadeSiC - NK 非破壞性SiC基板表面與內部缺陷檢測系統，KOH檢測之有效替代解決方案！
首創非破壞性缺陷掃描檢測技術
直接呈現基板內致命性晶體缺陷分佈
有效掌控基板品質
較KOH大幅降低直接及間接成本
FEATURES
產品特色
FEATURES
先進非線性光學(NLO)檢測技術能夠檢測SiC基板表面上及內部的晶體缺陷
非破壞性檢測技術有效替代昂貴的KOH蝕刻檢測方式
提供基板全片掃描晶體缺陷密度和分佈報告，取代現有KOH蝕刻後抽樣取點的推估方法
專注於檢測SiC基板中最致命的晶體內部缺陷(BPD、TSD、MicroPipe、Stacking Fault)
適用 2”,4”,6”,8” SiC基板
具備微區3D掃描功能（選配）
ADVANTAGES
產品優勢
ADVANTAGES
有效的檢測及分析工具利於製程改善，大幅降低基板生產直接或間接成本並提升產量
無需耗費任何昂貴的SiC基板與使用任何有毒或腐蝕性有害環境材料和製程
JadeSiC-NK不採用傳統光學影像抽樣推估，而是進行全片掃描提供晶體缺陷及其分佈狀況
部署在基板生產流程中，可作為有效的檢測及分析工具，有利於持續之製程改善
FUNCTION DESCRIPTION
功能說明
FUNCTION DESCRIPTION
【產品價值】
穩定且有效找出晶體關鍵缺陷
大幅降低基板材料成本與節省KOH成本及時間成本
持續有效的製程改善利器
- 低成本的實驗設計(DOE)
- 可對一個晶錠進行100%的晶圓檢查，用於詳細的整個晶錠分析
- 更可有效做晶錠批次追蹤分析
PRODUCT SPECIFICATIONS
產品規格
PRODUCT SPECIFICATIONS
| Model Number | SP3055A | |
|---|---|---|
| Model Name | JadeSiC-NK, non-destructive inspection system for SiC killer defects (BPD/TSD/MP/SF), the best substitution for KOH etching method. | |
| SiC Substrate / EPI Wafer Size |
2” 4” 6” 8” | |
| Wafer Thickness | 300 μm - 550 μm | |
| Chuck | XY Stage Repeatability : 0.1 μm | |
| Inspection Items | Whole Wafer Defect Scan (MicroPipe, BPD, TED, TSD, SF, etc.) | |
| Whole Wafer Defect Scan | Estimated Inspection Time |
1 hr @4”wafer |
| Lateral Resolution | 1 μm | |
| Analysis |
MicroPipe Density (MPD) BPD/TED/TSD Density Stacking Fault Area Percentage Wafer Yield Tri-angle and Carrot** |
|
| MicroArea 3D Scan (optional) | Field of View |
400 μm x 400 μm |
| Scanning Zoom |
Yes ( 1x - 10x ) |
|
| Scan Resolution |
Up to 1024 x 1024 |
|
| Lateral Resolution |
0.4 μm |
|
| Axial Resolution |
0.25 μm |
|
| Min. Increment of Z stage |
0.02 μm |
|
| Wide Field Module Camera |
Color Camera |
|
探索更多產品
EXPLORE MORE
